PHOTOSENSOR

Patent number:

JP61236283

Publication date:

1986-10-21

Inventor:

JIYAAKU SHIYOOTAN

Applicant:

THOMSON CSF

Classification:

- international:

H04N3/15; H04N3/15; (IPC1-7): G03B7/28; H04N5/335

- european:

H04N3/15E2

Application number: JP19860078047 19860404 Priority number(s): FR19850005254 19850405

Also published as:

EP0201373 (A1) US4706123 (A1)


FR2580133 (A1)

EP0201373 (B1)

Report a data error here

Abstract not available for JP61236283
Abstract of corresponding document: **US4706123**

The invention provides a photosensitive device with locally adjustable exposure time, wherein means provide local modification of the integration time, for some detectors, as a function of the lighting received by each detector. In FIG. 1, these means are formed by a shift register with a series input and parallel outputs, by MOS transistors and by charge removal diodes.



Data supplied from the esp@cenet database - Worldwide

@ 日本国特許庁(JP)

① 特許出額公開

®公開特許公報(A) 昭61-236283

Mint Cl.4

識別記号

庁内整理番号

◎公開 昭和61年(1986)10月21日

H 04 N 5/335 G 03 B 7/28 Q-8420-5C 7542-2H

審査請求 未請求 発明の数 1 (全8頁)

②特 顧 昭61-78047

❷出 願 昭61(1986)4月4日

優先権主張

図1985年4月5日図フランス(FR)到8505254

62発明者

ジヤーク、ショータン

フランス国 38120サン、テグレーブ、アブニユ、ド、ル

ーロプ 16

の出 顋 人 ト

トムソンーセーエスエ

フランス国 75008ペリ、ブールバール、オースマン 173

フ

砂代 理 人 弁理士 佐藤 一雄 外2名

明期の日

1. 発明の名称

感光装置

2、特許請求の範囲

- 1. 少なくとも1列の感光検出器と、いくつかの検出器の積分時間を、各検出器が受けた光の 強さの関数として局部的に変える手段とを備える ことを特徴とする磁光装置。
- 2. 特許語求の範囲第1項記載の装置であって、直列入力划子と、同じ検出器列の検出器にMOSトランジスタを介して接続される並列出力端子とを有するシフトレジスタを備えることを特徴とする装置
- 3. 特許請求の範囲第2項記載の装置であって、前配MOSトランジスタのゲートはシフトレジスタの出力端子に接続され、かつ検出器と、装置の出力端子とに更に接続されることを特徴とする装置。

- 4. 特許請求の範囲第3項記載の装置であって、級分時間を局部的に変更する手段は、カーカーの場合である。カーカーの場合である。カーカーカーのMOSトランジスタのゲートを制力のよく、一連のMOSトランジスタのゲートを制力のである。サードに接続されて、一定電位にされることを特徴とする数とでもあります。
- 5. 特許請求の範囲第2項記載の核であった。第1の一連のMOSトランジスタは検出の選出力増子の間に接続され、第2の増工の場にを検され、第2の増子との場にしまった。第1の一連のMOSトランジスタのゲートの間の場である第2のシフトレジスタの1つの出力増子と、第1の一連のMOSトランジスタのゲートの間に接続され

た第3の一連のMOSトランジスタにより、積分時間を局体的に変える手段が形成され、前記第3の一連のMOSトランジスタのゲートは同じ制御信身を受けることを特徴とする装置。

6. 特許請求の範囲第4項記載の装置であって、積分時限を周部的に変える手段は直列入力場子と並列出力端子を有する第3のシフトレジスタを備え、この第3のシフトレジスタは第2のシフトレジスタと同様にして装置に接続されることを「特徴とする装置。

7. 特許請求の範囲第4項記載の装置であって、積分時間を局部的に変える第2のシフトレジスタの少なくとも一方は、スタと第3のシフトレジスタの少なくとも一方は、出力信号を、検出器の飽和レベル、半飽和レベル等のような基準信号と比較することにより各種分時間を決定する制御国路により制御されることを特徴とする装置。

ことになる。そのために、アンチプルーミング装置を用いたとしてもその問題は解決されない。その理由は、アンチブルーミング装置よりクリッピングを行うと、クリップされた光額域に対応する情報部分が失われるからである。

一方、非常に明るい領域を解析するために校り を非常に校ったとすると、暗い領域からの情報が 部分的に使用できない。

(問題点を解決するための手段)

本発明は上記のような諮問題を解決し、少なくとも 1 列の感光検出器と、各検出器が受ける光の明るさに応じて、ある検出器の積分時間を局部的に変える手段とを備える感光装置を提供するものである。

(実施例)

以下、図画を参照して本発明を詳しく説明する。まず、本発明の感光装置の一実施例が示されている第1図を参照する。この図には、ただ1列の感光検出器(例えばホトダイオード) D₁ ~ D_n を翻える感光検出器条が示されている。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は、対光時間を局部的に調整できる感光 装置に顕するものである。

(従来の技術および発明が解決しようとする問題点)

感光装置全体としての露光時間を調整できる感光装置は知られている。そのような感光装置の例が、例えば米国特許第4、553、168号明和自に記載されている。

それらの感光装置は、解析される光景の明るさのレベルに非常に高い差があるような数多くの用とにおいては、全面的に隣足できるものではない。

そのような用途の例としては、例えば、逆光で 風景を解析する場合、または光を特にして不透明 な物体を解析する場合がある。

一般に、明るい領域または暗い領域が好ましいが、そうすると他の領域の情報の一部が失われる。例えば、暗い領域を解析するためにレンズの校 りが拡げられたとすると、明るい領域が飽和する

在列入力端子と並列出力端子を有するシフトレジスタ1により、各感光検出器を逐次アドレスできる。そのシフトレジスタは例えば2種類のクロック信号の1との2で動作する論理シフトレジスタにはパルスタで構成できる。このシフトレジスタにはパルストリカ場子から次の出力端子へ周期下で転送される。

第 1 図に示す実施 例においては、シフトレジスタの各出力はM O S トランジスタ T $_1$, T $_2$. … … T $_n$ のゲートをアドレスする。

それらのMOSトランジスタの第2の電極は感 光検出器に接続され、第3の電極は感光装置の出 力端子Sを構成する。

その出力端子Sにより、アドレスされた各感光検出器に充電されている電荷量を読出すことができる。その電荷量は、額分時間中に感光検出器が受けた光の量に比例する。

各職光検出器は、積分時間を局部的に変える手段にも接続される。その手段はMOSトランジス

タT₁′ ,T₂′ ·····T_n′ により構成される。 それらのMOSトランジスタの1つの電極が感光 検出器D₁ , D₂ ····· D_n に接続され、別の電極 が、一定関位にパイパスされている银荷除去ダイ オードD F に接続される。MOSトランジスタ T_1 " $\sim T_n$ " の電框により制御される。MOSトランジスタT1 ″ ~Tn ″ のゲートは同じ制御 借号φ q を受ける。MOSトランジスタTq "~ Tn″の別の電極は第2のシフトレジスタ2の出 力増子に接続される。直列入力端子と並列出力増 子を有する第2のシフトレジスタ2はクロック信 号 φ 3 および φ 4 により制御され、入力増子にバ ルスI2 を受ける。そのパルスはシフトレジスタ 2の1つの出力端子から次の出力場子へ風次転送 される.

第1図に示す感光装置の動作は次の通りである。 感光検出器の設出し時間が周期下に等しいよう にシフトレジスタ1は動作する。第2-a図には MOSトランジスタT₁のゲートにより受けられ

ているダイオードDEを遊じて除去される。そうすると、それらの強荷は、T/2に等しい様分時間中に充電された電荷であって、出力帽子Sにおいて読出される。正しい時刻に信号C1′を送るために信号のAが高レベルにされる。

第2-c図には高レベルにある信号 かんが示されており、パルスI2は反対の感光検出器DL~D」に与えられる。したがって、積分時間はそれらの感光検出器DJ~Dkに対してのみ2分の1にされない。このようにして、局部的に異変可能な露光時間が感光検出器群に対して与えられる。

全ての感光検出器が読出された時は、シフトレジスタ1をアドレスする動作の間に出力増子Sの 接続点に同じ電位を与えることにより、全ての感 光検出器を同じ電位に戻すことが可能である。

第3図には第1図に示す実施例とは僅かに異なる実施例が示されている。

この実施例においては、感光検出器D 1~D n

た制御信号C₁が示されている。この制御信号は 周期がTの周期信号である。したがって、感光検 出器D₁により格納されている電荷が、MOSト ランジスタT₁を通って出力端子Sへ移動させら れる周期はTである。

感光検出器 D_2 に接続されている MOS トランジスタ T_2 へ与えられた 制御信号 C_2 が第 2-a 図に破線で示されている。この制御信号 C_2 は 例 你信号 C_1 に対して時間が使かにずれている。

第 2-b 図には、感光検出器 D_1 に接続されて、いるMOSトランジスタ T_1 ' に与えられた制物信号 C_1 ' が示されている。

第2-a、2-bおよび2-c図に示されている例においては、シフトレジスタ2はシフトレジスタ1と同じ周波数で動作するが、情報パルスl に対してT/2だけずれている。そうすると、感光検出器D 1 の露光時間すなわち、積分時間TiはT/2に等しい。

T/2に等しい時間が軽過した後で、極光検出 器D1に格納されている電荷が、電位Vに保たれ

出力増子Sにおいては有用な情報と無用な情報 が交互に現われることが見出される。実際には、 ある感光検出器が出力幅子Sに接続されるという ことは、新しい積分時間を開始させるように、そ の感光検出器が格納した電荷を読出すためか、 録 去するためのいずれかである。

制御信号 Φ A1 と Φ A2 の 位相はほぼ逆である。第 1 図に示す実施例におけるように、ある感光検出 図の積分時間をT/ 2 に等しくするためには、同 じ 関卵の信号 Φ 1 ・ Φ 2 ・ Φ 3 ・ Φ 4 を使用し、 パルス 1 1 と 1 2 をT/ 2 だけずらせる。

第1図に示す実施例と比較すると、第3図に示す実施例は、寄生電荷の除去および信号電荷の除去のために同じ経路を使用し、そのためにスペースとノイズが減少するという利点が得られる。

第1、3図に示す装置によりいくつかの積分時間を得ることができる。

例えば、感光検出器Di~Djが飽和レベルの 約2倍の強さの光を受け、感光検出器Dk~D」 が飽和レベルの約4倍の強さの光を受けるものと すると、感光検出器Di~Djの積分時間を T/2とし、感光検出器Dk~Diの積分時間を T/4にすることが望ましい。その他の感光検出 器の積分時間は元のままである。

第4図aには種々の感光検出器群の積分時間 T_iが示されている。すなわち、感光検出器り_i~D_jの積分時間T_i = T / 2 であり、感光検出器D_j~D_k の積分時間T_i = T であり、感光検出器D_k~D_l の積分時間T_i = T / 4 である。

第4図 $b \sim e$ には、例えば第1図に示す実施例において希望の積分時間を持たせるように、感光検出器 $D_j \sim D_j$ と $D_k \sim D_j$ にそれぞれ与えられる制御信号 C 、 C' が示されている。 T に関する根分時間を有する感光検出器 D_j と D_k に関する根りは、信号 ϕ_A を低レベルに置くだけで十分

において、感光検出器 $D_i \sim D_j$ の積分時間 $T_i = T/2$ 、感光検出器 $D_j \sim D_k$ の積分時間 $T_i = T$ 、感光検出器 $D_k \sim D_l$ の積分時間 $T_i = T/4$ とするために使用できる信号が示されている。

信号 ϕ_1 は信号 ϕ_3 に等しく、信号 ϕ_2 は信号 ϕ_4 に等しい。第5 - a 図 は信号 ϕ_1 と ϕ_3 を示し、第5 - b 図 は信号 ϕ_2 と ϕ_4 を示す。信号 ϕ_4 の 位相はほぼ逆である。

第5-c、5-d図には、情報パルス I_2 が懸光検出器 $D_i \sim D_j \geq D_k \sim D_l$ で逆である場合に、位相がほぼ逆である制御信号 $\phi_{A1} \geq \phi_{A2}$ がそれぞれ示されている。

情報パルス I_2 が感光検出器 $D_j \sim D_k$ では逆であると、制御信号 ϕ_{A2} は低レベルである。感光検出器 $D_j \sim D_k$ に対しては、積分時間は下に等しい。

第5-e、5-f図には情報パルス I_1 , I_2 がそれぞれ示されている。それらの情報パルスは、感光検出器 D_i \sim D_j の場合にはT / 2 だけずら

である。

税分時間をT/2およびT/4にするためには、 シフトレジスタ2のクロック信号ゆ3との4の周期を変えることが可能である。

したがって、例えば感光検出器 D j と D k の間でクロック信号 Φ 3 と Φ 4 を停止できる。感光検出器 D j の積分時間を T / 2 へ迅速に戻すように、情報パルス I 2 がシフトレジスタ 2 内で非常に速く転送される。

格分時間をT/4からT/2へ変えたい場合には、感光検出器D_|とD_iは密接に関連させることはできない。

感光検出器(と)の間の、感光検出器の数で測った品短距離は

n(T/4+nt_{Bin})・1/T に等しい。ここに、nは感光検出器の総数、 t_{Bin} は、シフトレジスタ 2 の 1 つの段から次の 段へ情報パルス 1 ₂ を転送するのに要する最短時 関である。

第5~a~5-1回には、第3回に示す実施例

され、脳光検出器 $D_k \sim D_l$ の場合には下~4 だけずらされる。

第3図に示す実施例において積分時間をT/2 およびT~4にする別の技術は、第6図に示すように第3のシフトレジスタ3を使用することである。この第3のシフトレジスタ3は情報パルス I3 とクロック信号の5 ・の6 を受ける。この第 3のシフトレジスタ3の出力端子はMOSトランジスタT 01′~T on′を介してMOSトランスタ3の打って1~~T n の制御器に接続される。

第3のシフトレジスタ3は、第1図に示す実施 例にも同様にして使用できる。第3のシフトレジスタ3は第2のシフトレジスタ2と同様にして感 光装置を接続される。

第7-a~7-h図に示す実施例において使用できる制御倡号を示す。

第 7 — a 図に示す信号 ϕ_1 , ϕ_3 , ϕ_5 は同じである。第 7 — b 図に示す信号 ϕ_2 , ϕ_4 , ϕ_6 も同じである。信号 ϕ_1 , ϕ_3 , ϕ_5 の位相と信号 ϕ_2 , ϕ_4 , ϕ_6 の位相は互いにほぼ逆である。

感光検出器 $D_i \sim D_j$ の M 要中は信号 ϕ_{A1} と ϕ_{A2} はほぼ逆位相である。

他の感光検出器の処理中は信号 φ_{A2}は低レベルである。

したがって、感光検出器Dj~Dkの処理中は信号のA2とのA3は低レベルであるから、それらの検出器の積分時間はTに等しい。

感光検出器 $D_i \sim D_j$ が処理される時は情報パルス I_1 と I_2 は T Z だけずらされ、感光検出器 $D_k \sim D_j$ が処理される時は情報パルス I_1 と I_3 は T Z Z だけずらされる。

したがって、感光検出器D;~D;の積分時間

出力信号Sのこの最初の決出しから、差動増配器 8が出力信号SをV_{sat} / 2 と比較する。この比較は2回目の試出しから用いられるだけである。その比較の結果はメモリ9 に格納される。差動増配器 8 の出力信号すなわち比較結果を表す信号は、例えば出力信号SがV_{sat} / 2 より小さい時に 1で、逆の場合には0 とすることができる。

第3の差動増幅器10の入力帽子がメモリ7と 9に接続され、出力増子がマイクロプロセッサ6 に接続される。

感光検出器の出力信号Sの2回目の競出し中は、 積分時間をT/2にされた感光検出器の出力信号 Sが調べられる。出力信号SがV_{sat} より以前と して大きい時は、それらの感光検出器の積分時間 はT/4に等しくなり、出力信号SがV_{sat} より 小さくなった時は、それらの感光検出器の積分時 間はTに等しくなる。

例えば V_{sat} / 4、3 V_{sat} / 4……のような 他の基準電圧と、例えば T / 4、3 T / 4……の ような別の積分時間とを用いる他のより精密な制 はT/2に等しく、感光検出器D_k ~D_l の積分時間はT/2に等しく、感光検出器D_k ~D_l の積分時間はT/4に等しい。

第8図には第1、3 および5 図に示す感光装置 の実施例の制御回路が示されている。

各感光検出器ごとに、例えば差動階幅器4を用いて、出力信号Sを飽和しきい値V_{sat} と比較する

差動増幅器4の出力は、出力信号SがV sat より大きい時は1であり、逆の場合には0である。

それらの比較の結果がメモリ5に格納される。 このメモリ5の出力端子はマイクロプロセッサ

6 に接続される。このマイクロプロセッサ 6 は信号 P₁ ・ P₂ ・ P₃ ・ P₄ ……と、シフトレジス タ内で転送される情報パルス I₁ 、 I₂ ……を初 知する。

比較結果が1である母光検出器の積分時間は T/2にされる。

出力Sと飽和しきい値V_{sat} の比較結果は別のメモリ7にも格納される。

御回路も構成できる。

以上、感光検出器列の場合について本発明の表記を説明した。それらの感光検子で構成できる。 なイオードまたはMOS感光素子で構成できる。 本発明は、何列かの感光検出器で構成された感光 マトリックスの場合にも応用できる。その場合に は、マトリックスの各列を感光検出器条または インのように処理でき、または全体として処理で

4. 図面の簡単な説明

第1、3および6回は本発明の感光装置のそれぞれ異なる実施例を示すプロック回路図、第2ーa、2ーb、2ーc図、第4図a〜e、第5ーa〜5ーf 図および第7ーa〜7ーh 図は第1、3、6 図に示す装置のための制御信号のタイミング放形図、第8 図は第1、3、6 図に示す装置に用いる制御回路の一実施例のプロック図である。

1, 2, 3 ··· シフトレジスタ、4, 8, 10 ··· 参動増編器、5, 7, 9 ··· メモリ、6 ··· マイクロ プロセッサ、 D $_1$ ~ D $_n$ … 感光検出器、 D $_E$ … 電 荷除去ダイオード、 T $_1$ ~ T $_n$, T $_1$ ′ ~ T $_n$ ′ , T $_0$ 1~ T $_0$ … M O S ダイオード。

出版人代理人 佐 薜 一 雄

